Анатомия производительности VMD RAID

18 Июл 2017

Анатомия производительности VMD RAID

Накопители, подключенные к шине PCI Express, требуют прецизионного уп­рав­ле­ния таймингами сигналов. Для недавно рассмотренного VMD RAID массива сказанное вдвойне актуально в силу особенностей ди­зай­на, не­ско­ль­ко выходящих за рамки базовой PCIe-спецификации. Из-за объ­ем­нос­ти вопроса подробное описание двух фундаментальных тер­ми­нов: Zero-De­lay Buffer и Fanout Buffer — не вошло в первый материал. Проанализируем их подробнее.

 

Zero Delay Buffer

Буквальная трактовка определения «буфер с нулевой задержкой», противоречит законам физики. Любая электронная схема и даже простой отрезок проводника, включенные в тракт передачи, неизбежно внесут некоторую задержку. Вместе с тем, для периодического сигнала тактирования имеет место особый случай. В силу фундаментального свойства периодических функций, задержка такого сигнала на величину, равную целому количеству периодов, равносильна отсутствию задержки.

Пусть F(t) периодическая функция от времени с периодом T. Тогда F(t+T) = F(t).

Или в более общем виде F(t+NT) = F(t), где N — любое целое число.

В теории, сдвиг во времени периодического сигнала на целое количество периодов равносилен нулевой задержке. Точнее, сдвиг на величину, близкую к целому количеству периодов равносилен задержке, близкой к нулю. Здесь ее величина может быть и отрицательной. На практике, для минимизации эффекта накопления искажений, вместо прецизионной линии задержки может использоваться цепь фазовой автоподстройки частоты Phase Locked Loop, повторно воспроизводящая тактовый сигнал.

Блок-схема Zero Delay Buffer. Фрагмент документа IDT PCI Express Clocking Solutions
Рис 1. Блок-схема Zero Delay Buffer. Фрагмент документа IDT PCI Express Clocking Solutions

При выборе оптимальной величины смещения во времени, требуют учета внешние факторы, обусловленные геометрией проводников и типом нагрузки. Это реализуется посредством цепи Phase adjust.

Fanout Buffer

Согласно классическому определению, термин fan out (Рис 2) или коэффициент разветвления по выходу, означает максимальное количество входов логических элементов, которые допускается подключить к его выходу, для элементов одного заданного типа. Этот коэффициент определяется соотношением двух электрических параметров:

1) Максимальный ток, обеспечиваемый на выходе элемента при условии устойчивой передачи сигналов логических «0» и «1».

2) Максимальный ток, потребляемый входом элемента.

Классическое определение коэффициента разветвления по выходу (fan out)
Рис 2. Классическое определение коэффициента разветвления по выходу (fan out)

В высокочастотной цифровой технике, коэффициент разветвления определяется иначе.

Интерфейсы, использующие топологию «точка-точка», с целью обеспечения динамических характеристик сигналов, не допускают параллельное подключение нагрузок и разветвление проводников. При этом, к каждому источнику сигнала может быть подключен только один приемник. А значит, для каждой цепи требуется отдельный формирователь.

Термин Fanout Buffer (Рис 3) означает группу таких формирователей, обеспечивающую требуемое количество буферированных копий входного сигнала, которое и считается коэффициентом разветвления.

Блок-схема буфера-разветвителя или Fanout Buffer. Фрагмент документа IDT PCI Express Clocking Solutions
Рис 3. Блок-схема буфера-разветвителя или Fanout Buffer. Фрагмент документа IDT PCI Express Clocking Solutions

В этом примере показан формирователь для цепей тактирования PCI Express. Поскольку сигнал опорной частоты представлен дифференциальной парой (Reference Clock +/-), входная цепь и каждая из четырех раздельных выходных цепей, представлены прямым и инверсным сигналами.

Вместо послесловия

Внимательный читатель мог заметить, что на блок-схеме (Рис 3), четыре формирователя параллельно подключены к входному элементу, а значит имеет место ситуация, об исключении которой сказано выше. В чем причина противоречия?

Исполнение узла в кристалле интегральной микросхемы обеспечивает возможность прецизионного управления его электрофизическими характеристиками. По сравнению с печатной платой, длина проводников уменьшается на порядки, а значит искажения сигналов, обусловленные емкостью и индуктивностью соединений будут минимальны, что делает возможной данную топологию.

Теги: