Обзор накопителя Flashtec от Microsemi

16 Фев 2017

Обзор накопителя Flashtec от Microsemi

Широкое распространение NVMe-накопителей – не дань мо­де. Эту три­ви­а­ль­ную истину приходится вспоминать всякий раз, ког­да по­яв­ляются ре­ше­ния от ведущих производителей, де­мон­стри­ру­ю­щие ори­ги­нальные под­хо­ды к реализации способов и методов хранения ин­фор­ма­ции. Один из таких – NVRAM-драйв Flashtec для PCI Ex­press ши­ны. Устройство по­зи­ци­о­ни­ру­ет­ся как некий компромисс между мо­ду­ля­ми NVDIMM — вы­со­ко­про­из­во­ди­те­ль­­ным, но до­ро­го­сто­ящим решением и классическими NVMe-на­ко­пи­те­лями, которые дешевле, но медленнее.

 

Компромисс

Оценивая затраты, связанные с применением модулей NVDIMM, необходимо рассматривать не только стоимость самих модулей, но и необходимость модернизации существующей инфраструктуры для их применения: ревизии требует схемотехника контроллера DRAM, механизмы обеспечения когерентности кэш при включении энерго­не­за­ви­си­мой памяти в адресное пространство, поддержка специального формата SPD, модернизация интерфейса ACPI, как со стороны Firmware, так и со стороны операционной системы, алгоритмы регенерации памяти и другие аспекты.

Безусловно, оптимальная поддержка NVMe-накопителя также требует усилий разработчиков платформ, но объем дополнительной работы, по сравнению с NVDIMM, как правило меньше, ведь интерфейс PCI express универсален по определению. Простота интеграции в существующую инфраструктуру подчеркивается в анонсе Flashtec на сай­те производителя.

Преимущества

От классического NVMe-накопителя, рассматриваемые устройства отличает наличие сравнительно большого (4-16 GB) DRAM-буфера между хостом и Flash-матрицей. Буфер снабжен резервной батареей, реализованной иони­с­то­ра­ми — конденсаторами большой емкости, что позволяет кэшировать интенсивно используемые данные в опе­ра­тив­ной памяти PCIe-платы, не опасаясь, что при выключении питания они будут разрушены. Как и с NVDIMM, ре­зерв­но­го источника достаточно для аварийного копирования данных из DRAM во Flash при отключении питания.

NVRAM-драйв Flashtec для PCI Express ши­ны

Применение промежуточного уровня кэширования в виде DRAM, не только повышает производительность, но и снижает износ Flash-матрицы, ведь области, многократно перезаписываемые в течение рабочего сеанса, можно размещать в DRAM, а переписывать во Flash только один раз, при отключении питания, либо при выгрузке из ди­на­ми­че­ской памяти во Flash, в случае нехватки объема DRAM для размещения более актуальных данных. Это тра­ди­ци­он­ный выбор политики для обслуживания кэш-памяти.

Дополнительная опция: использование надежной и производительной Flash SLC NAND или альтернативы в виде MLC. Поддерживается дублирование информации и контрольные коды ECC. Плата запоминающего устройства и модуль резервного питания снабжены термодатчиками.

Недостатки

Они очевидны: шина PCI Express значительно медленнее шины DRAM. Используемые параметры PCIe — ширина линка x8 и полоса пропускания 8GT/S обеспечит пропускную способность около 8 гигабайт в секунду в каждом на­прав­ле­нии. Для сравнения, один канал уже устаревшей DDR3 (PC3-12800) обеспечивает около 12 гигабайт в се­кун­ду. А сравнивать можно и с 6 каналами DDR4, для анонсированных процессоров Intel Xeon. Оценки латентности доступа также не в пользу рассматриваемого устройства.

Резюме

Вероятно, такой накопитель может иметь тактический успех. В то время как стратегии объединения энерго­не­за­ви­си­мой и оперативной памяти в единую подсистему, он не соответствует.

Заявленная возможность включения диапазона энергонезависимой памяти в адресное пространство (Direct Me­mo­ry Interface, как альтернатива блоковому режиму типичного накопителя), упрощает взаимодействие ОС с под­сис­те­мой хранения данных, действуя исключительно на логическом уровне. При этом к накопительной матрице может поддерживаться RDMA-доступ со стороны удаленной платформы.

Согласно спецификации NVM Express over Fabrics, целевой буфер, используемый при RDMA-операциях, может отображаться на диапазон памяти (memory mapped IO), принадлежащий NVMe накопителю

Но физические различия производительности PCIe и DRAM интерфейса, таким путем не преодолеть. Кроме того, данный режим предъявляет специальные требования к PCIe-топологии платформы, в частности потребуется вы­де­ле­ние в адресном пространстве блока memory mapped IO, размером 4-16 GB.

Вместе с тем, не будем торопиться списывать со счетов классические технологии хранения данных. Аргумент: в архитектуре анонсированных процессоров Intel Xeon, подсистемы DRAM и VMD (Volume Management Device) фи­зи­че­ски и логически раздельные. Фундаментальный факт отсутствия энергонезависимой технологии хранения дан­ных, обладающей производительностью DRAM, остается в силе, порождая комбинированные решения…