Silicon Labs и PCIe-совместимые решения


Silicon Labs и PCIe-совместимые решения

Компания Silicon Labs представила семейство тактовых генераторов для использования в трактах синхронизации шины PCI Express с самым низким уровнем джиттера, высокой степенью интеграции и низким энер­го­по­треб­ле­ни­ем. Новые источники тактирования Si522xx отвечают самым строгим требованиям PCIe Gen 4. Теперь разработчики могут с уверенностью про­ек­ти­ро­вать PCIe-совместимые решения, зная что тактовые генераторы про­из­вод­ства Silicon Labs минимизируют влияние помех и искажений.

Благодаря наличию до 12 выходных тактовых линий частотные генераторы Si522xx идеально под­хо­дят для обес­пе­че­ния помехоустойчивых схем тактирования и ветвления PCIe-шины в приложениях для цен­т­ров обработки дан­ных, что устраняет необходимость применения дополнительных редрайверов. В дополнение к луч­ше­му в сво­ем клас­се пределу джиттера устройства из серии Si522xx полностью совместимы с PCIe Gen 4 Common Clock и и на 60% эффективнее, чем этого требует спе­ци­фи­ка­ция PCIe Gen 3.

Частотные генераторы Si522xx идеально подходят для обеспечения помехоустойчивых схем тактирования и ветвления PCIe-шины в приложениях для цен­т­ров обработки данных

Выходные драйверы устройств Si522xx используют инновационную технологию Push-pull HCSL от Silicon Labs, ко­то­рая устраняет необходимость во внешних терминирующих резисторах, используемых в привычных схемах син­хро­ни­за­ции PCIe-шины с применением трансляции сигналов уровнем тока. Внутренняя фильтрация мощности пред­от­вра­ща­ет ухудшение шума источника питания, уменьшает количество компонентов и занимает на треть мень­ше ме­с­та, чем решения от конкурентов.

Приложения с автономным батарейным питанием, такие как цифровые камеры, особенно чув­ст­ви­тель­ны к энер­го­сбе­ре­га­ю­щим характеристикам. Так, например, двухканальный тактовый генератор Si52202 оп­ти­ми­зи­ро­ван для ма­ло­мощ­ных приложений с питанием от 1,5 до 1,8 В, предлагая самое низкое энер­го­по­треб­ле­ние в отрасли для PCIe-приложений. Упакованный в крошечный 20-контактный QFN-корпус размером 3 на 3 мил­ли­мет­ра, этот чип на 45% меньше по размерам, чем аналогичные компоненты.

Джеймс Уилсон (James Wilson), директор Silicon Labs

«Silicon Labs продолжает стимулировать инновации, производительность и интеграцию для схем так­ти­ро­ва­ния PCI Express шины, — сказал Джеймс Уилсон (James Wilson), директор Silicon Labs, ответственный за мар­ке­т­инг. — С запуском в производство семейства Si522xx мы можем обслуживать потребности в синхронизации всех областей применения топологии PCIe — от серверов и хранилищ до промышленных роботов и по­тре­би­тель­ских устройств».

Поскольку искажение синхронизации является критическим параметром дизайна для всех приложений шины PCI Ex­press, Silicon Labs предлагает разработчикам бесплатный инструмент измерения джиттера.

Теги: