EHCI

Загадки USB

Загадки архитектуры USB в чипсетах Intel 7-й серии

Хорошая традиция – считать «выходом на режим» для IT-технологии ее интеграцию в чипсет. Так было с передачей данных Ultra DMA, с интерфейсом Serial ATA, со спе­ци­фи­ка­ци­ей USB 2.0. Так стало и с универсальной последова­тель­ной шиной, соответствующей новому стандарту – спе­цификации USB 3.0. Вернее сказать, таким событием хо­те­лось бы считать появление в наборах системной логики Intel 7-series контроллера USB 3.0, известного как eXtensible Host Controller Interface.

В топовых модификациях PCH (Platform Controller Hub) интегрирован один контроллер xHCI (4 порта USB 3.0) и два контроллера EHCI (8 и 6 портов, всего 14 портов USB 2.0). Каждый EHCI-контроллер снабжен Rate Matching Hub и Debug Port. Декларирование особенностей топологии USB-подсистемы и коммутация портов между xHCI и EHCI–контроллерами обеспечивается рядом кон­фи­гу­ра­ци­он­ных регистров.

USB 3.0 — это разъем, скорость и сила (тока)

USB 3.0 — это разъем, скорость и сила (тока)

Сложность и нелогичность архитектуры USB 2.0 вынудила разработчиков USB 3.0 избрать другой путь совершен­ство­вания протокола универсальной последовательной шины. Вместо подключения двух контроллеров к одному разъему, как было в предыдущей версии, скоростной вариант USB-шины реализован путем интеграции двух разъемов в еди­ном конструктиве. На какие еще компромиссы вынуждена была пойти IT-индустрия в угоду совместимости?