Анатомия производительности VMD RAID

Накопители, подключенные к шине PCI Express, тре­бу­ют пре­ци­зи­он­но­го уп­рав­ле­ния таймингами сиг­на­лов. Для не­дав­но рас­смот­рен­но­го VMD RAID мас­си­ва ска­зан­ное вдвой­не ак­ту­аль­но в си­лу осо­бен­но­с­тей ди­зай­на, не­ско­ль­ко вы­хо­дя­щих за ра­м­ки ба­зо­вой PCIe-спе­ци­фи­ка­ции. Из-за объ­ем­нос­ти воп­ро­са под­роб­ное опи­са­ние двух фун­да­мен­таль­ных тер­ми­нов: Zero-De­­lay Buf­fer и Fan­out Buf­fer — не во­шло в пер­вый ма­те­ри­ал. Про­а­на­ли­зи­ру­ем их под­роб­нее.

Zero Delay Buffer

Буквальная трактовка определения «буфер с нулевой задержкой», противоречит законам физики. Любая элек­т­рон­ная схе­ма и даже простой отрезок проводника, включенные в тракт передачи, неизбежно внесут некоторую задержку. Тем не ме­нее, для периодического сигнала тактирования имеет место особый случай. В силу фун­да­мен­таль­но­го свой­ст­ва пе­ри­о­ди­че­ских функций, задержка такого сигнала на величину, равную целому количеству пе­ри­о­дов, рав­но­силь­на от­сут­ст­вию за­дер­ж­ки.

Пусть F(t) периодическая функция от времени с периодом T. Тогда F(t+T) = F(t).

Или в более общем виде F(t+NT) = F(t), где N — любое целое число.

В теории, сдвиг во времени периодического сигнала на целое количество периодов равносилен нулевой задержке. Ес­ли точ­нее, сдвиг на величину, близкую к целому количеству периодов равносилен задержке, близкой к нулю. Здесь ее ве­ли­чи­на может быть и отрицательной. На практике, для минимизации эффекта накопления ис­ка­же­ний, вмес­то пре­ци­зи­он­ной линии задержки может использоваться цепь фазовой автоподстройки частоты Phase Locked Loop, по­втор­но вос­про­из­во­дя­щая так­то­вый сигнал.

Блок-схема Zero Delay Buffer. Фрагмент документа IDT PCI Express Clocking Solutions
Рис 1. Блок-схема Zero Delay Buffer. Фрагмент документа IDT PCI Express Clocking Solutions

При выборе оптимальной величины смещения во времени, требуют учета внешние факторы, об­ус­лов­лен­ные ге­о­мет­ри­ей проводников и типом нагрузки. Это реализуется посредством цепи Phase adjust.

Fanout Buffer

Согласно классическому определению, термин fan out (Рис 2) или коэффициент разветвления по выходу, оз­на­ча­ет мак­си­маль­ное ко­ли­че­ст­во входов логических элементов, которые допускается подключить к его выходу, для эле­мен­тов од­но­го за­дан­но­го типа. Этот коэффициент определяется соотношением двух электрических параметров:

1) Максимальный ток, обеспечиваемый на выходе элемента при условии устойчивой передачи логических «0» и «1».

2) Максимальный ток, потребляемый входом элемента.

Классическое определение коэффициента разветвления по выходу (fan out)
Рис 2. Классическое определение коэффициента разветвления по выходу (fan out)

В высокочастотной цифровой технике, коэффициент разветвления определяется иначе.

Интерфейсы, использующие топологию «точка-точка», с целью обеспечения динамических характеристик сигналов, не допускают параллельное подключение нагрузок и разветвление проводников. При этом, к каждому источнику сиг­на­ла мо­жет быть подключен только один приемник. А значит, для каждой цепи требуется отдельный фор­ми­ро­ва­тель.

Термин Fanout Buffer (Рис 3) означает группу таких формирователей, обеспечивающую требуемое количество бу­фе­ри­ро­ван­ных копий входного сигнала, которое и считается коэффициентом разветвления.

Блок-схема буфера-разветвителя или Fanout Buffer. Фрагмент документа IDT PCI Express Clocking Solutions
Рис 3. Блок-схема буфера-разветвителя или Fanout Buffer. Фрагмент документа IDT PCI Express Clocking Solutions

В примере показан формирователь для цепей тактирования PCI Express. Поскольку сигнал опорной час­то­ты пред­став­лен диф­фе­рен­ци­аль­ной па­рой (Reference Clock +/-), входная цепь и каждая из четырех раздельных вы­ход­ных це­пей, пред­ст­а­в­ле­ны прямым и инверсным сигналами.

Вместо послесловия

Внимательный читатель мог заметить, что на блок-схеме (Рис 3), четыре формирователя параллельно подключены к вход­но­му эле­мен­ту, а значит имеет место ситуация, об исключении которой сказано выше. В чем причина про­ти­во­ре­чия?

Исполнение узла в кристалле интегральной микросхемы обеспечивает возможность прецизионного уп­рав­ле­ния его элек­тро­фи­зи­че­ски­ми характеристиками. По сравнению с печатной платой, длина проводников умень­ша­ет­ся на по­ряд­ки, а значит искажения сигналов, обусловленные емкостью и индуктивностью со­е­ди­не­ний бу­дут ми­ни­маль­ны, что де­ла­ет воз­мож­ной данную топологию.