PCI Express Gen4 на пределе возможностей

Высокие скорости передачи данных, де­кла­ри­ру­е­мые спе­ци­фи­ка­ци­ей PCI Ex­press Gen4, обес­пе­чат и вы­со­кую про­пуск­ную спо­соб­ность, на­кла­ды­вая жест­кие ог­ра­ни­че­ния на то­по­ло­гию шин­ных со­е­ди­не­ний. По слу­хам, ог­ра­ни­че­ния бу­дут та­ки­ми, что тре­бо­ва­ни­ям PCIe Gen4 смо­гут со­от­вет­ст­во­вать толь­ко бли­жай­шие к про­цес­со­ру сло­ты. Уве­ли­че­ние дли­ны про­вод­ни­ков на­пря­мую свя­за­но с уве­ли­че­ни­ем по­терь в ка­на­ле, что не­из­беж­но при­ве­дет к на­ру­ше­нию це­лост­нос­ти сиг­на­ла, ска­жет­ся на ус­той­чи­вос­ти пе­ре­да­чи и в ре­зуль­та­те — на про­из­во­ди­тель­нос­ти.

Стандарт PCI Express Gen4 решает эту проблему дополнительным контролем амплитуды и таймингов сигнала на сто­ро­не приемника — Lane Margining. Зная о своеобразном пределе возможностей, платформа может использовать этот механизм шины PCIe Gen4, как инструмент по оценке электрических характеристик каждой линии PCIe-соединения (лин­ка).

Lane Margining является неотъемлемой частью функциональности всех PCIe-портов Gen4, но ее использование ли­ми­ти­ро­ва­но активным режимом (L0-состояние) обмена данными со скоростью 16 гигатранзакций в секунду. На меньших скоростях за проверку связи, как и раньше, отвечает только процедура Link Training. Похоже, что в новой реализации PCIe-шины Lane Margining становится интеллектуальным расширением этой процедуры, дополняя ее цифровые воз­мож­нос­ти аналоговой обработкой сигналов.

Lane Margining и флуктуации производительности

Юстировка канала связи начинается на физическом уровне приемника (PHY). Контроллер PCIe, получив от него ин­фор­ма­цию о пропускной способности и сообщения об ошибках, оценивает возможности каждого отдельного PCIe-линка системы. После этого выполняется установка аналоговых характеристик передающих цепей интерфейса (vol­ta­ge to be adjusted), под управлением цифровой логики контроллера (register set). Данные, которыми оперирует циф­ро­вая логика, должны быть получены в результате оценки электрофизических характеристик по обе стороны со­е­ди­не­ния. Ввиду дуплексной реализации шины, описанная процедура выполняется и для приемных линий, и для пе­ре­да­ю­щих.

Физический смысл Lane Margining состоит в цифровой подстройке аналоговых электрофизических характеристик пе­ре­да­ю­щих цепей, с целью установки граничных величин (margins) передачи сигнала. Речь о границах по осям X (время, timing offset) и Y (амплитуда, voltage offset).

Что показывает глазковая диаграмма?

Наглядное представление о Lane Margining дает глазковая диаграмма — суммарное наложение всех битовых пе­ри­о­дов сигнала PCIe-шины, замеренных в различные моменты времени. Такая суперпозиция образует график, ин­фор­ми­ру­ю­щий о качестве сигнала. Для быстрой его оценки выполняется сравнение со стандартной метрикой — маской (Eye Mask), которая задает пограничные области. Передача данных будет достоверной, если ни по амплитуде сигнала, ни по его длительности в пределах маски сигнал не фиксируется.

Выше показан пример глазковой диаграммы приемника с достаточным запасом сигнала, превышающим по осям X и Y требования по качеству.

Подводя итоги

Итак, речь об алгоритме взаимодействия PCIe-устройств, соответствующих требованиям PCI Express Gen4, бла­го­да­ря ко­то­ро­му на передающей стороне становится известно о характеристиках сигнала, полученного при­ни­ма­ю­щей сто­ро­ной. Эти сведения позволяют, учитывая искажения в тракте передачи, подстроить тайминговые и амплитудные ха­рак­те­рис­ти­ки формирования сигнала. Упрощенно, процесс можно разделить на ряд стадий, вы­пол­ня­е­мых под кон­т­ро­лем системного программного обеспечения.

• С выходов передатчика (контакты Tx) в канал связи отправляется тестовый паттерн.
• Тестовый паттерн достигает приемника (контакты Rx), получив некоторые искажения в процессе передачи.
• Устройство, получившее паттерн, подготавливает детальную статусную информацию.
• Программное обеспечение сопоставляет характеристики отправляемых и принимаемых сигналов и оценивает свойства линии связи.
• В зависимости от оценки качества, осуществляется цифровая подстройка аналоговых электрофизических ха­рак­те­рис­тик интерфейсных цепей.

Оценка параметров выполненная средствами штатных интерфейсных цепей, непосредственно при запуске сис­те­мы или восстановлении после сбоя, обладает лучшей адаптивностью к операционным условиям платформы, чем мо­дель-конс­тан­та, построенная в лаборатории разработчика, хотя важность моделирования сом­не­ний не вы­зы­ва­ет.

Следует обратить внимание на еще один факт, проливающий свет на происхождение термина Lane Margining: пе­ре­да­ча сигналов в диапазоне сверхвысоких частот неизбежно приводит к повышению уровня паразитного вза­им­но­го вли­я­ния между соседними проводниками (neighboring lanes). Электрофизические характеристики цепей должны кор­рек­ти­ро­вать­ся с целью минимизации такого взаимовлияния.

Каждый сигнал, формируемый передатчиком на линии Txⁱ, должен успешно добраться до соответствующей линии Rxⁱ, оказав минимальное влияние на соседние цепи Tx^i-1/Rx^i-1 и Txⁱ⁺¹/Rxⁱ⁺¹. Неплохой аналогией будет дорожная раз­мет­ка, помогающая предотвратить столкновение транспортных потоков, находящихся на разных полосах.