По следам сражений прошлого: RIMM против DIMM — кто же все-таки лучше?

В силу ограничений системной логики Intel Morgan Hill i865GV, срав­ни­тель­ное ис­сле­до­ва­ние ла­тен­т­но­с­ти мо­ду­лей па­мя­ти DDR и глав­но­го в ту по­ру кон­ку­рен­та — RDRAM, ока­за­лось все­го лишь ус­лов­ным ин­ди­ка­то­ром про­из­во­ди­тель­но­с­ти со­пер­ни­ча­ю­щих тех­но­ло­гий. В про­ве­ден­ном экс­пе­ри­мен­те, DDR ра­бо­та­ет на эф­фек­тив­ной час­то­те пе­ре­да­чи дан­ных 266 МГц. Умно­жив эту ве­ли­чи­ну на ко­ли­че­ст­во байт в од­ном ка­на­ле DDR (8) и ко­ли­че­ст­во ка­на­лов (2), по­лу­чим те­о­ре­ти­че­ский ли­мит про­пуск­ной спо­соб­но­с­ти для ши­ны опе­ра­тив­ной па­мя­ти — око­ло 4.2 GBPS.

В пару к i865 использовался Pentium 4 из семейства Northwood (по заводской кодификации — SL7EY), упа­ко­ван­ный в 478-кон­такт­ный корпус — последний из выводных процессоров в портфолио компании Intel. Этот чип способен ра­бо­тать на час­то­те в 2,80 ГГц с поддержкой FSB 400 МГц. Все вместе запускалось на плат­фор­ме ASUS P4P800-MX, од­но из до­сто­инств ко­то­рой — наличие четырех DIMM-сокетов.

Команду RDRAM представляет платформа ASUS P4T533-C на базе чипсета Intel Tehama i850E с поддержкой ши­ны FSB 533 МГц и, соответственно, RIMM-модулей PC1066. Максимальная эффективная частота пе­ре­да­чи данных у RIMM, участвующих в эксперименте, составляет 800 МГц. Умножив эту величину на ко­ли­че­ст­во байт в канале RAMBUS (2) и количество RAMBUS-каналов (2), получим теоретический ли­мит пропускной спо­соб­но­с­ти для глав­но­го кон­ку­рен­та ши­ны DDR — около 3.2 GBPS.

Паритет сравнительного тестирования обеспечил все тот же чип SL7EY, при этом шина памяти RAMBUS ра­бо­та­ла в син­хрон­ном ре­жи­ме с системной шиной процессора на физической частоте 400 МГц, что со­от­вет­ст­ву­ет эф­фек­тив­ной час­то­те пе­ре­да­чи данных 800 МГц по фронту и спаду синхросигнала.

К сожалению, в установках платы ASUS P4P800-MX не предусмотрен режим DDR200, предлагаемый ми­ни­мум со­став­ля­ет DDR266. Именно это обстоятельство стало причиной того, что в нашем низкочастотном тес­ти­ро­ва­нии DIMM-мо­ду­лей про­чие условия не совсем равные. Документация на системную логику под­тверж­да­ет, что это свой­ст­во чип­се­та, а не ог­ра­ни­че­ния ASUS:

Выдержка из документации на системную логику Intel Morgan Hill i865GV

 

Это означает, что RDRAM-платформа ASUS P4T533-C попала в худшие условия. Тем не менее, для «раз­ог­ре­ва» по­лез­но по­лу­чить показатели латентности на нижнем пороге функциональности с тем, чтобы создать пред­став­ле­ние о стар­то­вых воз­мож­но­с­тях DDR и RDRAM.

В исследуемом антиквариате контроллер оперативной памяти входит в состав северного моста системной ло­ги­ки, ко­то­рый, в свою очередь, связан с процессором по шине FSB (Front Side Bus). Ширина этой шины со­став­ля­ет 64 линии дан­ных (8 байт), эффективная частота передачи в нашем случае — 400 МГц (100 MHz Quad Pumped). Умножив это зна­че­ние на во­семь, получим теоретический лимит пропускной способности в 3.2 GBPS, что вполне адекватно про­из­во­ди­тель­но­с­ти RAMBUS, и несколько меньше пропускной способности DDR по условиям опыта. Заметим, что для со­вре­мен­ных плат­форм, где контроллер оперативной памяти ин­те­гри­ро­ван в процессор, ситуация уже не столь про­з­рач­на.

Переходя к результатам эксперимента, логично предположить, что в данном примере ограничения системной ши­ны про­цес­со­ра мо­гут несколько нивелировать различия в реализации двух сравниваемых подсистем опе­ра­тив­ной па­мя­ти, фор­ми­руя ин­те­граль­ную оценку производительности платформы. Чтобы минимизировать вли­я­ние TLB, тес­ти­ро­ва­ние вы­пол­не­но с опцией Large Pages. Именно в этом варианте теста латентности раз­ли­чия в результатах, по­лу­чен­ных с по­мо­щью бенч­марок NCRB и AIDA64, минимальны.

ddd

 

Итак, архитектура RAMBUS показала в медиане NCRB задержки при обращении к памяти на уровне 158,95 нс, что впол­не ре­ле­вант­но 158,4 нс, продемонстрированных в среде AIDA64.

ввв

 

Какие показатели латентности у памяти DDR, по воле производителя системной логики попавшей в заведомо луч­шие ус­ло­вия?

ввв

 

Как видим, и здесь тестовые среды близки в оценках задержек, хотя результаты NCRB и AIDA64 уже не так еди­но­душ­ны.

ввв

 

С математической точки зрения (что, впрочем, полностью игнорирует физику процесса) доступ к DDR на час­то­те 266 МГц эффективнее по сравнению с возможностями RDRAM, использующей опорное значение в 200 МГц, на 33%. Мож­но ли ожи­да­ть, что латентность DDR при этом будет пропорционально ниже ла­тент­нос­ти RAMBUS?

Расчеты показывают, выигрыш вполовину меньше ожидаемого — всего 14,88%. Во всяком случае, так выглядит срав­не­ние «на ми­ни­мал­ках», т.е. на ниж­нем по­ро­ге фун­к­ци­о­наль­но­с­ти.

Продолжение следует