Технология DDR SDRAM: решения и перспективы

Технология DDR SDRAM: решения и перспективы

Технология синхронной ди­на­ми­че­ской па­мя­ти Double Data Rate объеди­ня­ет не­сколь­ко по­ко­ле­ний, ве­ду­щих свое на­ча­ло от DDR SDRAM. И хотя ее вре­мя уш­ло, ха­рак­те­рис­ти­ки ро­до­на­чаль­ни­ка бу­дут хо­ро­шим фо­ном для оцен­ки ны­неш­них до­сти­же­ний и, глав­ное, — пер­спек­тив.

В силу исторических причин плат­фор­мы с мно­го­ка­наль­ным до­сту­пом к ОЗУ, по­лу­чи­ли ши­ро­кое рас­про­ст­ра­не­ние с по­я­в­ле­ни­ем DDR-па­мя­ти, хо­тя про­ти­во­ре­чия меж­ду клас­си­че­ской SDRAM и мно­го­ка­наль­но­стью нет. След­ст­ви­ем из это­го, ка­за­лось бы, ма­ло­зна­чи­тель­но­го фак­та яв­ля­ет­ся пре­ем­ст­вен­ность по­ко­ле­ний Double Data Rate, ре­а­ли­зо­ван­ных в виде DIMM-мо­ду­лей с 64-битной ши­ной дан­ных.

Общим для планок памяти с поддержкой DDR яв­ля­ет­ся также один-единственный защитный «зуб» (напомним, что мо­ду­ли SDRAM содержали два выреза). Причина этого вполне очевидна — экономия места для все возрастающего ко­ли­че­ст­ва контактных пло­ща­док. Форм-фактор ведь для всех DIMM-мо­ду­лей остался прежним — 133,35 мил­ли­мет­ра. Кста­ти сказать, SODIMM-модули для мобильных платформ такой стабильностью похвастать не могут.

Все модули с технологией DDR выпускаются как в буферизированном регистровом, так и в небуферизированном ис­пол­не­нии. Существуют также реализации памяти с коррекцией ошибок (ECC). Обязательный элемент — кон­фи­гу­ра­ци­онн­ый чип SPD. Оверклокерские платформы позволяют применять установки пользователя, частично иг­но­ри­руя SPD. DIMM-модули для энтузиастов поддерживают так называемые оверклокерские профили, раз­ре­ша­ю­щие раз­гон в со­от­вет­ст­вии с ре­ко­мен­да­ци­я­ми производителя памяти. Важнейшими параметрами в этом контексте яв­ля­ют­ся час­то­ты, тайминги и питающие напряжения.

Сводная таблица сравнительных характеристик модулей памяти DDR...DDR4

Рис 1. Сводная таблица сравнительных характеристик модулей памяти DDR...DDR4

На этом сходство реализаций синхронной динамической памяти с первым поколением технологии Double Data Rate заканчивается, уступая место существенным различиям, формирующим собственное лицо каждого DDR-поколения.

Буфер предвыборки

Наиболее сложный архитектурный трюк реализован в виде буфера предвыборки (в технической ли­те­ра­ту­ре — Pre­fetch Buf­fer). В популярных обзорах иногда встречается мессидж о том, что это количество бит, одновременно доступных по тактирующему сигналу контроллера памяти.

На самом же деле 2-х, 4-х или 8-битный буфер предвыборки в контексте интерфейса SDRAM отражает со­от­но­ше­ние разрядностей внешней и внутренней шины данных микросхемы памяти. Например, если каждый бит внешней шины обслуживается 8 линиями внутренней (8N-Prefetch), то микросхема памяти может быстро принять или пе­ре­дать пакет из 8 бит, поскольку для выбора каждого бита в пределах такого пакета требуется только вну­три­чи­по­вая коммутация без операций с запоминающей матрицей. В этом случае за один цикл обращения к DDR3/DDR4 дей­ст­ви­тель­но можно получить 8 бит, но уж точно это произойдет не за один такт, даже в случае операций по обе­им фрон­там синхроимпульса.

Сравнительные характеристики DDR3 и DDR4

Рис 2. Рост производительности ОЗУ на фоне снижения уровней питающих напряжений

Проще всего физику процесса проиллюстрировать на примере кинотеатра. Его пропускную способность можно уве­ли­чить только за счет удвоения мест в кинозале, при условии, что изначально ряды стояли неплотно. Для сво­е­вре­мен­ной продажи билетов в каждую кассу нужно будет посадить по два кассира. Итак, если количество зри­те­лей, входящих в кинотеатр за единицу времени увеличилось вдвое, можно говорить об эффективном ис­поль­зо­ва­нии 2N-Prefetch бу­фе­ра.

Получив экономический эффект от такой затеи, владелец кинотеатра решается на постройку нового здания, в ко­то­ром будет уже два кинозала и в два раза больше касс, в каждой из которых резервируется место для двух кас­си­ров. Это мо­дель DDR2 SDRAM с задействованным 4N-Prefetch буфером.

Очевидно, тенденцию можно продолжать, увеличивая количество кинозалов, касс и кассиров, а значит и рост по­се­щаемости — количество зрителей, обслуживаемых за единицу времени (пропускную способность). Но при этом дли­тель­ность сеанса (латентность) зависит от про­дол­жи­тель­но­сти кинофильма, а потому является кон­сер­ва­тив­ным параметром, радикально изменить который в существующих реалиях невозможно. Точно так же, как не­воз­мож­но пре­о­до­леть тех­но­ло­ги­че­ские ог­ра­ни­че­ния быст­ро­дей­ст­вия DRAM.

Хотя аналогию с кинотеатром, которая была бы одновременно безупречна как с то­чки зре­ния топологии, так и с точ­ки зре­ния влияния на скорость, подобрать сложно, но восемь кассиров достаточно точно соответствуют наз­на­че­нию бу­фе­ра предвыборки 8N-Prefetch. Кинозалы в нашем примере символизируют банки памяти во внутренней струк­ту­ре ми­кро­схе­мы DDR SDRAM.

О банках и рангах памяти DDR SDRAM

Очевидно, что количество внутренних банков должно соответствовать размерности буфера предвыборки, иначе все технологические ухищрения теряют практический смысл. В сводной таблице (Рис 1.) мы видим, что и DDR, и DDR2 имели двукратный запас, а память DDR3 достигла порога насыщения в этой части, проиграв DDR4. Следуя при­ве­де­нной выше аналогии, этому соответствует создание новых кинозалов, когда исчерпаны все возможности по уп­лот­не­нию рядов.

Способ организации многоранговых (одно- и двухсторонних) модулей памяти DDR SDRAM

Рис 3. Способ организации многоранговых (одно- и двухсторонних) модулей памяти DDR SDRAM

Вместе с тем, благодаря переходу на новые техпроцессы плотность упаковки элементарных ячеек «тран­зис­тор-кон­ден­са­тор» растет. Кроме того, на одном DIMM-модуле можно раз­мес­тить больше запоминающих микросхем. Их ис­поль­зо­ва­ние ограничено разрядностью 64-битной шины дан­ных, но с этим как раз проблем нет — выход из по­ло­же­ния давно найден. Его суть — в мно­го­ран­го­вой памяти (теперь у нас в одном месте не­сколь­ко ки­но­те­ат­ров, каж­дый из которых состоит из нескольких залов).

О терминации

Важным фактором стабильности DDR-памяти в условиях постоянного снижения рабочего напряжения является оп­ре­де­лен­ность логических уровней в сигнальных цепях. Решение этой задачи делегировано схемам элек­три­че­ской терминации сигналов. Если первое поколение DDR SDRAM предполагает наличие терминирующих ре­зис­то­ров под­тяж­ки на системной плате, начиная с DDR2 та­ко­вые уже пе­ре­ме­ща­ют­ся на модули памяти, а точнее — в сами чипы.

Согласующие резисторные сборки на плате DIMM-модуля синхронной динамической памяти с технологией Double Data Rate включаются последовательно с линиями шины данных, тактирования и управления

Рис 4. Согласующие резисторные сборки на плате DIMM-модуля синхронной динамической памяти с технологией Double Data Rate включаются последовательно с линиями шины данных, тактирования и управления

Из сводной таблицы характеристик (Рис 1.) следует, что в самой современной DDR4-памяти метод терминации су­щест­вен­но переосмыслен и вместо VTT используется VDDQ, что позволило несколько снизить средний ток, по­тре­б­ля­емый микросхемами памяти.

О производительности

Наилучшее представление о реальном положении дел дает сравнительная диаграмма тактовых частот, за­дейст­во­ван­ных в работе всех поколений синхронной динамической памяти с технологией Double Data Rate.

Сводная диаграмма внутренних частот тактирования запоминающей матрицы DDR...DDR4

Рис 5. Сводная диаграмма внутренних частот тактирования запоминающей матрицы DDR...DDR4
(дискретность изменения — 33 МГц)

Наилучшие результаты (ожидаемо) у DDR4, предлагающей модули памяти с тактовой частотой от 200 до 400 МГц. Частота шины для них составляет (с учетом буфера предвыборки) от 800 МГц до 1,6 ГГц, а эффективная скорость передачи данных, благодаря Double Data Rate, еще и удваивается — от 1600 до 3200 транзакций в секунду.

Динамика рост производительности DDR-памяти

Рис 6. Динамика рост производительности DDR-памяти

Синхронная динамическая память с технологией Double Data Rate демонстрирует впечатляющий рост про­из­во­ди­тель­но­с­ти. Вместе с этим накапливаются и негативные тенденции — рост задержек в работе DDR SDRAM. Ведь вре­мя, необходимое для чтение или записи ячейки памяти определяется не только частотой тактирования (так­то­вым пе­ри­о­дом), но и количеством тактов затраченных на выполнение операции, включая нарастающие такты за­держ­ки. Один из самых показательных таймингов CAS Latency в процессе эволюции увеличился, как минимум, в пять раз, по­те­ряв индикативный статус привлекательности памяти.