
Технология синхронной динамической памяти Double Data Rate объединяет несколько поколений, ведущих свое начало от DDR SDRAM. И хотя ее время ушло, характеристики родоначальника будут хорошим фоном для оценки нынешних достижений и, главное, — перспектив.
В силу исторических причин платформы с многоканальным доступом к ОЗУ, получили широкое распространение с появлением DDR-памяти, хотя противоречия между классической SDRAM и многоканальностью нет. Следствием из этого, казалось бы, малозначительного факта является преемственность поколений Double Data Rate, реализованных в виде DIMM-модулей с 64-битной шиной данных.
Общим для планок памяти с поддержкой DDR является также один-единственный защитный «зуб» (напомним, что модули SDRAM содержали два выреза). Причина этого вполне очевидна — экономия места для все возрастающего количества контактных площадок. Форм-фактор ведь для всех DIMM-модулей остался прежним — 133,35 миллиметра. Кстати сказать, SODIMM-модули для мобильных платформ такой стабильностью похвастать не могут.
Все модули с технологией DDR выпускаются как в буферизированном регистровом, так и в небуферизированном исполнении. Существуют также реализации памяти с коррекцией ошибок (ECC). Обязательный элемент — конфигурационный чип SPD. Оверклокерские платформы позволяют применять установки пользователя, частично игнорируя SPD. DIMM-модули для энтузиастов поддерживают так называемые оверклокерские профили, разрешающие разгон в соответствии с рекомендациями производителя памяти. Важнейшими параметрами в этом контексте являются частоты, тайминги и питающие напряжения.

Рис 1. Сводная таблица сравнительных характеристик модулей памяти DDR...DDR4
На этом сходство реализаций синхронной динамической памяти с первым поколением технологии Double Data Rate заканчивается, уступая место существенным различиям, формирующим собственное лицо каждого DDR-поколения.
Буфер предвыборки
Наиболее сложный архитектурный трюк реализован в виде буфера предвыборки (в технической литературе — Prefetch Buffer). В популярных обзорах иногда встречается мессидж о том, что это количество бит, одновременно доступных по тактирующему сигналу контроллера памяти.
На самом же деле 2-х, 4-х или 8-битный буфер предвыборки в контексте интерфейса SDRAM отражает соотношение разрядностей внешней и внутренней шины данных микросхемы памяти. Например, если каждый бит внешней шины обслуживается 8 линиями внутренней (8N-Prefetch), то микросхема памяти может быстро принять или передать пакет из 8 бит, поскольку для выбора каждого бита в пределах такого пакета требуется только внутричиповая коммутация без операций с запоминающей матрицей. В этом случае за один цикл обращения к DDR3/DDR4 действительно можно получить 8 бит, но уж точно это произойдет не за один такт, даже в случае операций по обеим фронтам синхроимпульса.

Рис 2. Рост производительности ОЗУ на фоне снижения уровней питающих напряжений
Проще всего физику процесса проиллюстрировать на примере кинотеатра. Его пропускную способность можно увеличить только за счет удвоения мест в кинозале, при условии, что изначально ряды стояли неплотно. Для своевременной продажи билетов в каждую кассу нужно будет посадить по два кассира. Итак, если количество зрителей, входящих в кинотеатр за единицу времени увеличилось вдвое, можно говорить об эффективном использовании 2N-Prefetch буфера.
Получив экономический эффект от такой затеи, владелец кинотеатра решается на постройку нового здания, в котором будет уже два кинозала и в два раза больше касс, в каждой из которых резервируется место для двух кассиров. Это модель DDR2 SDRAM с задействованным 4N-Prefetch буфером.
Очевидно, тенденцию можно продолжать, увеличивая количество кинозалов, касс и кассиров, а значит и рост посещаемости — количество зрителей, обслуживаемых за единицу времени (пропускную способность). Но при этом длительность сеанса (латентность) зависит от продолжительности кинофильма, а потому является консервативным параметром, радикально изменить который в существующих реалиях невозможно. Точно так же, как невозможно преодолеть технологические ограничения быстродействия DRAM.
Хотя аналогию с кинотеатром, которая была бы одновременно безупречна как с точки зрения топологии, так и с точки зрения влияния на скорость, подобрать сложно, но восемь кассиров достаточно точно соответствуют назначению буфера предвыборки 8N-Prefetch. Кинозалы в нашем примере символизируют банки памяти во внутренней структуре микросхемы DDR SDRAM.
О банках и рангах памяти DDR SDRAM
Очевидно, что количество внутренних банков должно соответствовать размерности буфера предвыборки, иначе все технологические ухищрения теряют практический смысл. В сводной таблице (Рис 1.) мы видим, что и DDR, и DDR2 имели двукратный запас, а память DDR3 достигла порога насыщения в этой части, проиграв DDR4. Следуя приведенной выше аналогии, этому соответствует создание новых кинозалов, когда исчерпаны все возможности по уплотнению рядов.

Рис 3. Способ организации многоранговых (одно- и двухсторонних) модулей памяти DDR SDRAM
Вместе с тем, благодаря переходу на новые техпроцессы плотность упаковки элементарных ячеек «транзистор-конденсатор» растет. Кроме того, на одном DIMM-модуле можно разместить больше запоминающих микросхем. Их использование ограничено разрядностью 64-битной шины данных, но с этим как раз проблем нет — выход из положения давно найден. Его суть — в многоранговой памяти (теперь у нас в одном месте несколько кинотеатров, каждый из которых состоит из нескольких залов).
О терминации
Важным фактором стабильности DDR-памяти в условиях постоянного снижения рабочего напряжения является определенность логических уровней в сигнальных цепях. Решение этой задачи делегировано схемам электрической терминации сигналов. Если первое поколение DDR SDRAM предполагает наличие терминирующих резисторов подтяжки на системной плате, начиная с DDR2 таковые уже перемещаются на модули памяти, а точнее — в сами чипы.

Рис 4. Согласующие резисторные сборки на плате DIMM-модуля синхронной динамической памяти с технологией Double Data Rate включаются последовательно с линиями шины данных, тактирования и управления
Из сводной таблицы характеристик (Рис 1.) следует, что в самой современной DDR4-памяти метод терминации существенно переосмыслен и вместо VTT используется VDDQ, что позволило несколько снизить средний ток, потребляемый микросхемами памяти.
О производительности
Наилучшее представление о реальном положении дел дает сравнительная диаграмма тактовых частот, задействованных в работе всех поколений синхронной динамической памяти с технологией Double Data Rate.

Рис 5. Сводная диаграмма внутренних частот тактирования запоминающей матрицы DDR...DDR4
(дискретность изменения — 33 МГц)
Наилучшие результаты (ожидаемо) у DDR4, предлагающей модули памяти с тактовой частотой от 200 до 400 МГц. Частота шины для них составляет (с учетом буфера предвыборки) от 800 МГц до 1,6 ГГц, а эффективная скорость передачи данных, благодаря Double Data Rate, еще и удваивается — от 1600 до 3200 транзакций в секунду.

Рис 6. Динамика рост производительности DDR-памяти
Синхронная динамическая память с технологией Double Data Rate демонстрирует впечатляющий рост производительности. Вместе с этим накапливаются и негативные тенденции — рост задержек в работе DDR SDRAM. Ведь время, необходимое для чтение или записи ячейки памяти определяется не только частотой тактирования (тактовым периодом), но и количеством тактов затраченных на выполнение операции, включая нарастающие такты задержки. Один из самых показательных таймингов CAS Latency в процессе эволюции увеличился, как минимум, в пять раз, потеряв индикативный статус привлекательности памяти.