WD Blue 3D NAND: консервативная оптимизация

Модельный ряд WD Blue пополнился устройствами 250GB, 500GB, 1TB, 2TB, построенными на основе технологии под фирменным наз­ва­ни­ем Western Digital 3D NAND. Надежность и оптимизация энер­го­по­тре­б­ле­ния стали гла­в­ны­ми трендами обновленной ли­ней­ки. Все на­копители ис­поль­зу­ют ин­тер­фейс SATA. Обновление не кос­ну­лось то­повой серии WD Black, со­сто­я­щей исключительно из NVMe ­устройств.

Представлены модели в конструктивном исполнении 2.5" и M.2. Напомним, что в последнем из них могут вы­пус­кать­ся накопители SATA и NVMe, да и не только. Практически все современные высокопроизводительные ин­тер­фей­сы основаны на принципе последовательной передачи информации с использованием дифференциальных сигналов, что унифицирует проектирование печатных плат и минимизирует расходы, связанные с модернизацией.

Интригой стал 3D-фактор, ставший частью бренд-нейма. Вольно или невольно, потребитель за вывеской 3D NAND будет видеть фирменную технологию Intel/Micron, известную как 3D XPoint. Что ждет будущих владельцев SSD-накопителей серии WD Blue: восторг или разочарование?

Почему снова SATA?

Производительность WD Blue 3D NAND SATA SSD, прямо скажем, не станет особым сюрпризом, что не уди­ви­тель­но для устройств с традиционным SATA-интерфейсом, несколько нивелирующим преимущества 3D NAND. Вместе с тем, поддержка существующей инфраструктуры, в частности огромного парка платформ, оборудованных пор­та­ми SATA, вызвавшая к жизни такое решение, является неотъемлемой частью уважения к интересам по­тре­би­те­ля и эффективного пошагового продвижения передовых решений.

Но если новая технология хранения данных сейчас находится в состоянии обкатки, одной из важнейших задач ста­новится обеспечение надежности хранения пользовательских данных. А потому акцент делается на об­на­ру­же­ние и исправление ошибок с помощью избыточных кодов, на мониторинге состояния накопительной матрицы и отладке алгоритмов, минимизирующих появление внезапных невосстановимых дефектов (например, за­бла­го­вре­мен­ный ремаппинг сбойных секторов). В обеспечение указанной функциональности аналого-цифровые сиг­наль­ные процессоры, обслуживающие операции с многоуровневыми ячейками NAND, неизбежно вносят до­пол­ни­тель­ные задержки в тракт передачи информации.

Обеспечить надежность, не жертвуя производительностью – вот задача, решение которой является не­об­хо­ди­мым условием успешного дизайна следующего поколения 3D NAND устройств с высокопроизводительным NVMe-интерфейсом.

О компромиссах

Производительность накопителей напрямую зависит от алгоритмов кэширования на стороне операционной сис­те­мы и в автономном контроллере внешнего устройства. В первом случае практически невозможно учесть осо­бен­но­сти архитектуры запоминающих ячеек в силу того, что ОС работает через драйверы устройств с программными абстракциями. Во втором случае вполне реально добиться компромисса между производительностью и сто­и­мо­стью SSD-диска. Технология Pseudo-SLC Caching, упоминаемая в ряде обзоров новых устройств, является одним из примеров реализации. Ее новизна состоит не в манипуляциях с данными, выдаваемыми в интерфейс, а в со­в­ме­ще­нии сильных и слабых сторон различных видов энергонезависимой памяти.

Напомним, одноуровневые ячейки SLC, соответствуя канонам цифровой техники, могут находиться в одном из двух устойчивых состояний и следовательно хранят один бит информации. Многоуровневые ячейки MLC и TLC, реализуя дискретно-аналоговую модель хранения и передачи информации, обеспечивают более двух устойчивых состояний. Например, четыре состояния для MLC (00b, 01b, 10b, 11b) позволяют сохранять два бита, восемь со­сто­я­ний TLC соответствуют трем битам.

Преимущества многоуровневых ячеек: повышение информационной плотности и снижение удельной стоимости хранения. Однако применение методов дискретно-аналогового дифференцирования сигнальных уровней не­га­тив­но отражается на производительности и стабильности запоминающей матрицы, предъявляет особые тре­бо­ва­ния к устойчивости физических характеристик среды хранения информации и алгоритмам работы сиг­наль­ных процессоров.

Идея Pseudo-SLC Caching состоит в том, чтобы в рамках недорогой и емкой матрицы многоуровневых ячеек ди­на­ми­че­ски выделять производительный блок на основе одноуровневых ячеек, размещая в нем данные, интенсивно ис­поль­зу­е­мые системой.

Заметим, что превращение многоуровневой ячейки, имеющей более двух состояний в одноуровневую ячейку с дву­мя состояниями, обеспечивается использованием минимального и максимального уровней с игнорированием промежуточных значений. Таким образом, дискретно-аналоговое устройство оперативно трансформируется в клас­си­че­скую цифровую двоичную логику.

Немаловажным дополнением и конкурентным преимуществом новейших микросхем энергонезависимой памяти является технология On Chip Copy, позволяющая перемещать данные между SLC и MLC блоками внутри кристалла без загрузки локальной шины, транзитного DRAM-буфера и ресурсов управляющего процессора SSD-накопителя. Необходимая аппаратная поддержка перемещения данных реализована в самих чипах памяти, на управляющий контроллер возлагаются исключительно диспетчерские функции.

Для накопителя на основе недорогой TLC-памяти такое гибридное решение является важным фактором обес­пе­че­ния приемлемого уровня производительности и надежности. А разработчикам бенчмарок в очередной раз нужно быть готовыми к возможным нелинейным эффектам, обусловленным соотношением размеров записываемого бло­ка и SLC-cache.