XiangShan: 64-разрядный RISC-V с открытым исходным кодом, способный конкурировать с Cortex-A76

На конференции, посвященной про­цес­сор­ной ар­хи­тек­ту­ре RISC-V и про­хо­див­шей в Ки­тае с 22 по 24 ию­ня 2021 го­да, груп­па ис­сле­до­ва­те­лей под ру­ко­вод­ст­вом Бао Юун­гана (Bao Yuun­gan) пред­ста­ви­ла вы­со­ко­про­из­во­ди­тель­ное яд­ро RISC-V с от­кры­тым ис­ход­ным ко­дом, пре­вос­хо­дя­щее по вы­чис­ли­тель­ной мощ­но­с­ти ARM-про­цес­сор Cor­tex-A75.

XiangShan: 64-разрядный RISC-V с открытым исходным кодом, способный конкурировать с Cortex-A76

 

RISC-V — это процессорная архитектура, ре­а­ли­зо­ван­ная набором команд с открытым исходным кодом, которая по­зво­ля­ет лю­бо­му че­ло­ве­ку в мире бесплатно разработать свой процессор. Это одно из самых глав­ных отличий RISC-V от про­при­е­тар­ной про­г­рам­мной мо­де­ли, основанной на инструкциях x86-со­вмес­ти­мых про­цес­со­ров и кон­ку­ри­ру­ю­щих с ни­ми ARM.

Сравнение RISC-V с господствующими ар­хи­тек­ту­ра­ми не случайно, как неслучаен и интерес компании Intel к старт­апу Si­Five — открытый исходный код позволяет раз­ра­ба­ты­вать ком­мер­че­ские версии CPU на ос­но­ве кон­цеп­ции RISC (Re­duc­ed In­struc­tion Set Com­puter — вы­чис­ли­тель с набором простых, а значит и быстрых ко­манд).

Представленный группой Бао Юун­гана процессор получил название Xiang Shan. Он стал результатом твор­че­ст­ва кол­лек­ти­ва, со­сто­я­ще­го из 25 студентов и преподавателей, поддержанного Китайской академией наук. Яд­ро про­цес­со­ра на­пи­са­но на язы­ке Chisel, который, как ут­верж­да­ют раз­ра­бот­чики, требует в пять раз мень­ше строк кода, чем по­пу­ляр­ный Verilog. Текущая ре­а­ли­за­ция Xiang Shan использует RISC-V архитектуру RV64GC и включает 2 МБ кэш-па­мя­ти, ин­тер­фейс PCIe и поддерживает до 32 ГБ опе­ра­тив­ной памяти DDR4.

Текущая реализация Xiang Shan использует RISC-V архитектуру RV64GC и включает 2 МБ кэш-памяти, интерфейс PCIe и поддерживает до 32 ГБ оперативной памяти DDR4

 

Модель восьмиядерного процессора Xiang Shan, на­зван­но­го Yanqihu, выполнена с ис­поль­зо­ва­ни­ем 28-на­но­мет­ро­во­го тех­про­цес­са TSMC на базе макетной платы HiFive. Он работает на частоте до 1,3 ГГц. Следующий прототип под име­нем Nanhu пла­ни­ру­ет­ся за­кон­чить к концу года. Он будет создаваться с использованием 14-нм техпроцесса, что под­ни­мет ра­бо­чую час­то­ту ядер до 2 ГГц. Задача разработчиков — вывести производительность своего детища на уро­вень ARM Cortex-A76.

Исходный код RISC-V процессора Xiang Shan доступен в официальном репозитории на GitHub.

Теги